
Állás
· Principal
Senior Staff formálisverifikáció-mérnök (GPU)
Egyéb
• Principal
• Helyszíni
• Teljes munkaidő
•
San Diego, USA
A Qualcomm Adreno GPU csapata Senior Staff formálisverifikáció-mérnököt keres, aki a következő generációs GPU-terveken alkalmaz formális verifikációs módszereket. A szerep befolyásolja a tervezési és verifikációs döntéseket, és formálódik vele a milliárdnyi eszközt hajtó GPU-technológia jövője.
Stack
Feladatok
- ▹Mély megértés kialakítása a 3D-s grafikai hardver pipeline-ról, funkciókészletekről, adatútvonalakról és blokk-interfészekről
- ▹A formális módszerekkel verifikálandó kritikus grafikai területek azonosítása
- ▹Formal Property Verification (FPV) tesztterv kidolgozása, assertion-alapú verifikációs testbench fejlesztése, RTL-hibák keresése, formális lezárási mátrixok elérése
- ▹Együttműködés a globális GPU rendszerarchitektúra-, RTL-tervezési és DV-csapatokkal a projektcélok eléréséért
- ▹Kapcsolattartás EDA-beszállítókkal, új és innovatív DV-módszertanok feltárása a lezárási minőség javítására
- ▹Egyéb formális alkalmazások (DPV, C2RTL SEQ, RTL2RTL SEQ) használata
Elvárások
- ▹Alapdiploma + 6 év, mesterdiploma + 5 év, vagy PhD + 4 év szoftver-, hardver- vagy rendszermérnöki tapasztalat számítástechnikai, villamosmérnöki vagy rokon területen
- ▹Iparági szabványos formális eszközök jártassága, gyakorlati SystemVerilog Assertions írási tapasztalat
- ▹Tapasztalat formális bizonyítási komplexitás megoldásában absztrakciós technikákkal
Előny
- ▹Előzetes GPU-architektúra ismeret
- ▹Tapasztalat más formális alkalmazásokkal: DPV, C2RTL SEQ, RTL2RTL SEQ
Soft skillek
Erős kommunikációs készségTanulási és fejlődési képesség, megbízható szállításCsapatközi együttműködés globális architektúra- és tervezőcsapatokkal
Amit kínálunk
- ▹Versenyképes éves diszkrecionális bónuszprogram
- ▹Éves RSU-juttatás lehetősége
- ▹Kiemelkedően versenyképes béren kívüli juttatási csomag
A munkáltatóról
A Qualcomm® Adreno™ GPU a PC-platformokat és a mobil UI-t, játékokat és fejlett grafikai alkalmazásokat viszi új szintre, kiemelkedő vizuális élményt és nagy teljesítményű videó streamet nyújtva.
Végzettség: Alapdiploma számítástechnikai, villamosmérnöki vagy rokon területen (mester/PhD csökkentett tapasztalattal elfogadható)
Hasonló állások

Állás
· Principal
Principal Software Integration Engineer
Astera Labs
Verilog
133 200–185 000 USD/év
bruttó
🏢 Helyszíni
San Jose
🗣️ EN

Állás
· Principal
Principal Design Verification Engineer- SerDes/PHY
Astera Labs
Verilog
207 000–230 000 USD/év
bruttó
🏢 Helyszíni
San Jose
🗣️ EN

Állás
· Principal
Staff Engineer, FPGA Design (R5347)
Shield Ai
VerilogVhdl
💰 Bér: nincs megadva
🏢 Helyszíni
Dallas
🗣️ EN

Állás
· Principal
Senior Staff Design Verification Engineer
D Matrix
CppVerilog
175 000–265 000 USD/év
bruttó
🔀 Hibrid
Santa Clara
🗣️ EN

Állás
· Principal
Staff/Sr. Staff RTL tervezőmérnök – QGOV
Qualcomm
Verilog
164 000–246 000 USD/év
bruttó
🏢 Helyszíni
San Diego
🗣️ EN

Állás
· Principal
Sr. Staff SoC RTL Engineer
Ambiq Micro, Inc.
Verilog
💰 Bér: nincs megadva
🏢 Helyszíni
Austin
🗣️ EN