
Állás
· Lead
Kamera digitális tervezési vezető mérnök
Egyéb
• Lead
• Helyszíni
• Teljes munkaidő
•
San Diego, USA
A Qualcomm Camera mérnökei kép- és videófeldolgozási pipeline-okat terveznek humán és számítógépes látás technológiákra épülve, mobil, autóipari, XR, IoT és számítástechnikai eszközökhöz. A pozíció ASIC IP blokkok tervezését (architektúrától RTL-ig) és a generatív AI hardvertervezésbe történő integrálását egyaránt magában foglalja.
Feladatok
- ▹Együttműködés rendszer- és kameraarchitektekkel kép- és videófeldolgozó pipeline-ok mikroarchitektúrájának meghatározásához és megvalósításához
- ▹ASIC IP blokkok tervezése, implementálása és felelős tulajdonlása az architektúrától az RTL-szállításig
- ▹Kiváló minőségű RTL fejlesztése (Verilog/SystemVerilog vagy VHDL) kamera-, ISP-, számítógépes látás- és multimédia-hardverhez
- ▹Szintézis futtatása és eredmények felülvizsgálata a teljesítmény-, fogyasztás- és területcélok (PPA) teljesítéséhez
- ▹CDC-, alacsonyfogyasztású-, időzítés- és tervezési szabály-ellenőrzések elvégzése és felülvizsgálata
- ▹Szoros együttműködés a verifikációs és fizikai tervezési csapatokkal tesztterv, hibakeresés és tervezés-lezárás terén
- ▹Mikroarchitektúra- és tervezési dokumentáció készítése és karbantartása
- ▹Belső LLM-ekhez benchmark-csomag tervezésének és szállításának felügyelete, egyértelmű KPI-kkal és regressziókövetéssel
- ▹Agentikus AI-megoldások fejlesztésének felügyelete hardvertervezéshez (RTL-fejlesztés, felülvizsgálat, hibakeresés, verifikáció AI-támogatással)
- ▹GenAI kutatási irányok azonosítása, prototípuskészítése és mérhető hatású megvalósítása hardver- és chiptervezéshez
- ▹Csapattagok coacholása, egyértelmű elvárások meghatározása, közvetlen technikai hozzájárulás
Elvárások
- ▹Alapdiploma villamosmérnöki, számítógép-mérnöki, számítástechnikai vagy kapcsolódó területen
- ▹Erős, gyakorlati tapasztalat ASIC RTL-tervezésben
- ▹Verilog/SystemVerilog vagy VHDL jártasság
- ▹Az ASIC tervezési folyamatok (szintézis, időzítés, CDC, alacsonyfogyasztású elemzés) szilárd ismerete
- ▹Tapasztalat kamera/ISP, képfeldolgozás, videó, multimédia, számítógépes látás vagy DSP hardverrel
- ▹Python (és/vagy C++/Java) jártasság eszközfejlesztéshez, automatizáláshoz és GenAI-kiértékelési munkafolyamatokhoz
- ▹Gyakorlati tapasztalat LLM-ekkel, embedding-modellekkel vagy agentikus AI-rendszerekkel mérnöki munkafolyamatokban
- ▹Erős kommunikációs készség, hatékony együttműködés kereszt-funkcionális csapatokban
- ▹Alapdiploma számítógép-mérnöki, számítástechnikai vagy villamosmérnöki területen és 6+ év tapasztalat (vagy MSc+5 év, vagy PhD+4 év)
Előny
- ▹SystemC vagy hardvermodellezési tapasztalat
- ▹Korábbi ASIC-implementációs tapasztalat kamera vagy képfeldolgozó IP-vel
- ▹Benchmark- és kiértékelési keretrendszerek meghatározásában vagy karbantartásában szerzett tapasztalat ML/LLM-rendszerekhez
- ▹Agentikus AI-keretrendszerek vagy kódgenerálási/felülvizsgálati/elemzési eszközök ismerete
- ▹Scriptelési tapasztalat (Python, TCL, Perl, shell) RTL- vagy GenAI-folyamatokhoz
Soft skillek
Technikai vezetői szemlélet: csapattagok coacholása, elvárások meghatározásaErős kommunikáció kereszt-funkcionális csapatokbanKorlátlan tanulási igény új technológiák (GenAI, agentikus AI) iránt
Amit kínálunk
- ▹Versenyképes fizetés: 179 000 – 268 400 USD éves bér (a pozíció helyétől függő sáv)
- ▹Éves diszkrecionális bónuszprogram
- ▹Éves RSU-juttatási lehetőség
- ▹Széles körű béren kívüli juttatási csomag
A munkáltatóról
Qualcomm mint vezető technológiai innovátor a Mobile, Automotive, XR, IoT és Compute szegmensekben fejleszt kamera- és képalkotó megoldásokat, humán és számítógépes látás technológiákra építve.
Végzettség: Alapdiploma (BSc) számítógép-mérnöki, számítástechnikai vagy villamosmérnöki területen és 6+ év tapasztalat, vagy MSc+5 év, vagy PhD+4 év
Hasonló állások

Állás
ASICS Design Verification Engineer
Qualcomm
CppVerilogVhdl
115 600–173 400 USD/év
bruttó
🏢 Helyszíni
San Diego
🗣️ EN

Állás
FPGA Verification Engineer
Anduril
Cpp
+2
166 000–220 000 USD/év
bruttó
🏢 Helyszíni
Waltham
🗣️ EN

Állás
· Lead
AI SDLC Lead Engineer (m/f/d)
T-Systems Iberia
ArgocdCpp
+8
💰 Bér: nincs megadva
🏢 Helyszíni
A Coruña
🗣️ EN

Állás
· Lead
AI szoftverfejlesztési életciklus vezető mérnök - T Cloud Public (REF5733O)
Deutsche Telekom IT Solutions
ArgocdCpp
+9
💰 Bér: nincs megadva
🏢 Helyszíni
Budapest

Állás
Physical Design Engineer - Mixed Signal IP
Qualcomm
CppVerilog
+1
98 500–147 700 USD/év
bruttó
🏢 Helyszíni
San Diego
🗣️ EN

Állás
· Lead
Security Controls Assurance Lead
Anthropic
AI/MLCppLlm
+2
270 000–345 000 USD/év
bruttó
🏢 Helyszíni
San Francisco
🗣️ EN