
Állás
FPGA-mérnök – elektronikai hadviselés
Egyéb
• Helyszíni
• Teljes munkaidő
•
Paris, Franciaország
Az Alta Ares elektronikai hadviselési és jelfelderítési képességeihez keresnek FPGA-mérnököt, aki az első architektúrától az éles hardveren végzett validálásig viszi a fejlesztést.
Feladatok
- ▹FPGA-funkciók fejlesztése az elektronikai hadviselési és jelfelderítési képességekhez, az architektúrától a validálásig
- ▹Együttműködés rendszer- és algoritmusmérnökökkel a feldolgozási követelmények meghatározásában és a megvalósíthatóság felmérésében
- ▹RTL-modulok írása VHDL-ben vagy SystemVerilogban digitalizált rádiófrekvenciás jelek feldolgozásához, információ kinyeréséhez és hullámformák előállításához
- ▹DSP-algoritmusok adaptálása és validálása FPGA-ra, egyensúlyban tartva a numerikus pontosságot, a feldolgozási sebességet és az erőforrás-felhasználást
- ▹Az adatgyűjtő és feldolgozó láncok integrálása: digitális lekeverés, szűrés, csatornázás, FFT, detektálás, iránykeresés és osztályozás
- ▹Verifikációs módszerek és testbenchek kialakítása a funkcionális működés és a teljesítmény ellenőrzésére
- ▹A programozható logika összekötése RF-konverterekkel és beágyazott processzorokkal: adatátvitel, vezérlőfelületek, órajelezés és szinkronizáció
- ▹Megvalósítási korlátok feloldása, időzítési zárás elérése, erőforrás- és energiafelhasználás optimalizálása
- ▹FPGA-tervek üzembe helyezése célpanelen, integrációs hibák vizsgálata, a mért viselkedés összevetése a szimulációval
- ▹Részvétel laboratóriumi és terepi tesztelésben RF-, szoftver- és rendszermérnökökkel
- ▹Tervezési dokumentáció, interfészspecifikációk és validációs bizonyítékok vezetése
- ▹Újrahasznosítható FPGA-komponensek és fejlesztési gyakorlatok fejlesztése
Elvárások
- ▹MSc villamosmérnöki, elektronikai mérnöki, jelfeldolgozási vagy rokon területen
- ▹Erős tapasztalat RTL fejlesztésében és verifikálásában VHDL-ben vagy SystemVerilogban, digitális jelfeldolgozásra fókuszálva
- ▹Gyakorlati tapasztalat SoC FPGA-kon: szintézis, implementáció, időzítéselemzés és hardveres hibakeresés
- ▹Jó ismeret a mintavételezett jelekről, frekvenciakonverzióról, digitális szűrésről, spektrumelemzésről és fixpontos numerikus viselkedésről
- ▹Képesség az FPGA, a processzor és az RF hardver határain átívelő tervezési döntések meghozatalára
- ▹Tapasztalat algoritmusok modellezésében és a referenciamodellek hardvereredményekkel való összevetésében
Előny
- ▹MATLAB, Simulink, Python vagy HLS ismerete
- ▹RF-mérések és laboratóriumi eszközök (spektrumanalizátor, jelgenerátor, oszcilloszkóp) ismerete
- ▹Korábbi elektronikai hadviselési tapasztalat (szívesen látott, de nem kötelező)
Soft skillek
Gyakorlatorientált hozzáállás: a tervektől a működő hardverigMódszeres hibakeresés összetett jelláncokbanÖnálló szakmai felelősségvállalás, a haladás, a kockázatok és a kompromisszumok világos kommunikálásaAlapos verifikáció, dokumentáció és nyomonkövethetőségFegyelmezett együttműködés több szakterülettelVállalkozói szemlélet és önálló munkavégzés gyorsan növekvő cégbenFeddhetetlenség és professzionalizmus érzékeny védelmi technológiák kezelésében
A munkáltatóról
Az Alta Ares légvédelmi vállalat, amely mesterséges intelligenciával vezérelt elfogókat épít drónok és robotrepülőgépek ellen, valamint az ezeket működtető szoftverplatformot. Ügyfelei NATO-szövetséges hadseregek és védelmi intézmények. 2024-ben alapították, jelenleg 90 fős.
Végzettség: MSc villamosmérnöki, elektronikai mérnöki, jelfeldolgozási vagy kapcsolódó területen
Hasonló állások

Állás
FPGA Engineer
CHAOS Industries
BitbucketCpp
+5
160 000–225 000 USD/év
bruttó
🏢 Helyszíni
El Segundo
🗣️ EN

Állás
Pre-Award: MXM- Computer Engineer IV
Barbaricum
Cpp
+6
💰 Bér: nincs megadva
🏢 Helyszíni
Crane
🗣️ EN

Állás
Expert FPGA / ASIC Numérique - Architecture ou Vérification - Industrie - Toulouse
Sopra Steria
Verilog
+1
💰 Bér: nincs megadva
🏢 Helyszíni
Toulouse

Állás
Capgemini Engineering_Ingénieure/Ingénieur R&D ASIC
Capgemini
CppVerilogVhdl
💰 Bér: nincs megadva
🏢 Helyszíni
Cesson Sevigne

Állás
Analog/Mixed Signal ASIC Design Engineer
Qualcomm
AI/MLVerilogVhdl
142 400–213 600 USD/év
bruttó
🏢 Helyszíni
San Diego
🗣️ EN

Állás
Analog/Mixed Signal ASIC Design Engineer
Qualcomm
AI/MLVerilogVhdl
142 400–213 600 USD/év
bruttó
🏢 Helyszíni
San Diego
🗣️ EN