
Az Alta Ares radaros drónészlelést támogató FPGA-terveket fejlesztő mérnököt keres, aki a radaradatok gyűjtésétől a feldolgozáson át a rendszer többi részének átadásáig felel a megoldásért.
Feladatok
- ▹A radaros érzékelési követelmények FPGA-tervekké alakítása a megbízható drónészleléshez
- ▹A radaradatok gyűjtésének, feldolgozásának és átadásának meghatározása RF-, elektronikai és szoftveres csapatokkal
- ▹Feldolgozási keretek felállítása és megvalósítási megközelítések kiválasztása az észlelési teljesítmény, a késleltetés, a numerikus pontosság és az FPGA-erőforrások alapján
- ▹Referenciamodellek készítése a radar zajban és zavaró visszaverődések (clutter) közötti viselkedésének vizsgálatához
- ▹Újrahasznosítható RTL-funkciók építése hullámformák előállításához és vételi feldolgozáshoz FMCW és impulzusradar rendszerekben
- ▹A célpontok kinyeréséhez szükséges feldolgozási lépcsők megvalósítása: illesztett szűrés, impulzuskompresszió, távolság-Doppler feldolgozás, clutter-elnyomás és CFAR-detektálás
- ▹ADC/DAC interfészek integrálása, az adás és vétel időzítésének összehangolása, szinkronizáció a radar előtéttel
- ▹A detekciók és a hozzájuk tartozó mérések átadásának meghatározása a követési funkcióknak és a beágyazott szoftvernek
- ▹Tervek verifikálása referenciamodellekkel automatizált testbenchekkel és hardver-a-hurokban (hardware-in-the-loop) teszteléssel
- ▹Teljesítményeltérések vizsgálata a célhardveren, a feldolgozási lánc javítása laboratóriumi és terepi mérések alapján
- ▹A tervezési döntések, interfészek és validációs eredmények dokumentálása
Elvárások
- ▹Legalább három év FPGA-fejlesztési tapasztalat, gyakorlati radar- vagy szonárfeldolgozási ismerettel
- ▹Képesség jelfeldolgozási funkció algoritmikus leírásból verifikált RTL-lé alakítására VHDL-ben vagy Verilog/SystemVerilogban
- ▹Erős DSP-alapok: FFT, digitális szűrés, ablakolás, kvantálás és fixpontos pontosság hatásai
- ▹Ismeret arról, hogyan becsli a radar a célpont távolságát és sebességét, hogyan különbözteti meg a visszaverődéseket a zavaroktól, és hogyan állítja be az észlelési küszöböket
- ▹Gyakorlati ismeret az illesztett szűrésről, impulzuskompresszióról, távolság-Doppler térképekről és a CFAR technikákról
- ▹Jártasság az FMCW és impulzusradarokban, a hullámforma, az adatgyűjtés időzítése és a digitális feldolgozás összefüggéseiben
- ▹Tapasztalat a radar teljesítményének szimulációs értékelésében, beleértve a jel-zaj viszonyt és a clutter hatásait
- ▹Tapasztalat testbenchek fejlesztésében, FPGA-hardver hibakeresésében és feldolgozási láncok hardver-a-hurokban validálásában
- ▹Mesterképzés vagy azzal egyenértékű végzettség villamosmérnöki, jelfeldolgozási, alkalmazott fizikai vagy rokon területen
Soft skillek
Gyakorlatorientált, a radarfeldolgozás fizikai hardveren való megbízható működése motiváljaA rendszerszintű teljesítményproblémák okainak feltárása az algoritmusokban, RTL-ben, interfészekben vagy időzítésbenMódszeres hibakeresés, verifikáció és dokumentálásFejlesztési feladatok önálló vitele, az integráció összehangolása több szakterület közöttVilágos kommunikáció, a kompromisszumok és kockázatok korai jelzéseVállalkozói szemlélet és önálló munkavégzés gyorsan növekvő cégbenFeddhetetlenség és professzionalizmus érzékeny védelmi technológiák kezelésében
A munkáltatóról
Az Alta Ares légvédelmi vállalat, amely mesterséges intelligenciával vezérelt elfogókat épít drónok és robotrepülőgépek ellen, valamint az ezeket működtető szoftverplatformot. Ügyfelei NATO-szövetséges hadseregek és védelmi intézmények. 2024-ben alapították, jelenleg 90 fős.
Végzettség: Mesterképzés vagy azzal egyenértékű végzettség villamosmérnöki, jelfeldolgozási, alkalmazott fizikai vagy rokon területen
Hasonló állások

Állás
FPGA-mérnök – elektronikai hadviselés
Alta Ares
SimulinkVerilogVhdl
💰 Bér: nincs megadva
🏢 Helyszíni
Paris
🗣️ EN

Állás
Expert FPGA / ASIC Numérique - Architecture ou Vérification - Industrie - Toulouse
Sopra Steria
Verilog
+1
💰 Bér: nincs megadva
🏢 Helyszíni
Toulouse

Állás
Ingénieur architecte système avionique / FPGA (H/F)
Groupe LR Technologies
VerilogVhdl
💰 Bér: nincs megadva
🏢 Helyszíni
Toulouse

Állás
Capgemini Engineering_Ingénieure/Ingénieur R&D ASIC
Capgemini
CppVerilogVhdl
💰 Bér: nincs megadva
🏢 Helyszíni
Cesson Sevigne

Állás
Capgemini Engineering_Ingénieure/Ingénieur R&D ASIC
Capgemini
CppVerilogVhdl
💰 Bér: nincs megadva
🏢 Helyszíni
PARIS CEDEX 16

Állás
Security Design Engineer - Cork, IRL
Qualcomm
VerilogVhdl
💰 Bér: nincs megadva
🏢 Helyszíni
Cork
🗣️ EN